



عملي

5



12



1440 sp

كلية الهندسة المعلوماتية

السنة الثالثة

Pipelining



د. عملي مشترك

محتوى مجاني غير مخصص للبيع التجاري

RB Informatics; 12/11/2024

بنیان الحواسيب 2


ممر المعطيات Datapath

■ أحادي الدور SC.

■ متعدد الأدوار MC.


■ التوارد PL.

1. في مسار المعطيات أحادي الدور Single-Cycle Datapath:



أي تعليمة في SC لها دور ساعة واحد مهما كانت معقدة أو بسيطة، أي في التمثيل السابق نجد أن التعليمة lw لها دور ساعة واحد وبالرغم من أن sw مراحلها أقل إلا أنها لها نفس دور lw، بالتالي نجد ضياع عند sw.


2. في مسار المعطيات متعدد الأدوار Multiple Cycle Datapath:



كل تعليمة تأخذ عدد الأدوار التي تحتاجه حيث نجد أن lw 5 أدوار أما sw 4 أدوار، وبالتالي لا يوجد ضياع كما في SC.



3. في مسار المعطيات المتوارد Pipelined Datapath:



نلاحظ أن جميع التعليمات لها نفس عدد الأدوار أي نفس المراحل لكن الفرق هنا عن أحادي ومتعدد الأدوار هو أنه في المتوارد عندما تنتهي مرحلة من التعليمة الأولى وتبدأ بمرحلة ثانية بنفس الوقت تبدأ المرحلة الأولى لدى تعليمة أخرى وهكذا إلى أن تنتهي جميع التعليمات.

■ ملاحظة: يعتبر هذا التوازي توازياً غير حقيقياً لعدم وجود تداخل تام بين مراحل التعليمات.


تمرين:

بفرض تم تنفيذ 3 تعليمات هي add, lw, sw على ثلاث معالجات: أحادي الدور فيه $T = 10ns$ ، ومتعدد الأدوار فيه $T = 2ns$ ، ومتوارد ذي 5 مراحل فيه $T = 2ns$. وبفرض عدم وجود أية أعطال، ماهو زمن التنفيذ بالحالات الثلاثة؟

1. في مسار المعطيات أحادي الدور Single-Cycle Datapath:

بما أنه أحادي الدور لدينا دور واحد لكل تعليمة ويوجد 3 تعليمات فنجد:

$$CPU_{time} = CC * T = 3 * 10 = 30ns$$



2. في مسار المعطيات متعدد الأدوار Multiple Cycle Datapath:

نقوم بحساب عدد المراحل لكل تعليمة حيث:

add: 4, sw: 4, lw: 5

بالتالي نجد:

$$CPU_{time} = CC * T = (5 + 4 + 4) * 2 = 26ns$$




3. في مسار المعطيات المتوارد Pipelined Datapath:

لدينا **للتعليمة الأولى** 5 أدوار.

للتعليمة الثانية 5 أدوار لكن 4 منهم على التوازي مع مراحل التعليمة الأولى.


للتعليمة الثالثة 5 أدوار لكن 4 منهم على التوازي مع مراحل التعليمة الثانية، بالتالي نجد:

$$CPU_{time} = CC * T = (5 + 2) * 2 = 14ns$$



تحریر:

لدينا ممر المعطيات التالي لمعالج MIPS أحادي الدور (SC (Single-Cycle Datapath):



1- بفرض أنه يتم تنفيذ تسلسل التعليمات التالية (add, or, lw, sw, j)، ماهي قيمة CPI؟ (سؤال هام)

الحل:

$CPI = 1$ لأنه أخاى الدور.

2- احسب زمن دور المعالج الأصغري بفرض أن أزمنة التأخير كالتالي:

$$\text{Memory access} = 2ns$$

$$ALU = 1.2ns$$

Register file access = 0.8ns

الحل:

لدينا Memory access للدخول أو الخروج من الذاكرة، ALU للقيام بأي عملية حسابية أو منطقية، Register file access لقراءة أو كتابة سجل.

نريد حساب زمن الدور حسب أطول تعليمة ينفذها المعالج وفي حالتنا lw لأنها تتألف من 5 مراحل:
1 Fetch, 2 Decode, 3 Execute, 4 Memory, 5 Write Back

فهو مجموع الأزمنة:

$$T = 2 + 0.8 + 1.2 + 2 + 0.8 = 6.8ns$$

ملخص لمراحل تنفيذ تعليمات المعالج MIPS على ممر متعدد الأدوار MC

Step	R-Type (4 cycle)	Mem.Ref. (4 or 5 cycle)	Branch type (3 cycles)	J-Type (3 cycles)
Instruction fetch	IR=Memory [PC]; PC=PC+4			
Instr.decode/ Reg.fetch	A = Reg(IR[25-21]); B = Reg(IR[20-16]) ALUOut = PC+(sign extend IR [15-0]) <<2			
Execution, addr. Comp., branch & jump completion	ALUOut=A op B	ALUOut = A+sign extend (IR[0-15])	If(A==B) then PC=ALUOut	PC=PC[31-28] (IR[25-0]<<2)
Mem.Access or R-type completion	Reg(IR[15-11]) =ALUOut	Load: MDR=M[ALUOut] or store: M[ALUOut] =B		
Memory Read completion		Load: Reg(IR[20-16]) =MDR		


أي لدينا:

- lw: 5 مراحل
- sw: 4 مراحل
- أي عملية حسابية أو منطقية: 4 مراحل
- jump or branch: 3 مراحل

Keep going.



تمرين: لدينا ممر المعطيات التالي لمعالج MIPS متعدد الأدوار (MC (Multi-Cycle Datapath)



1- احسب قيمة CPI من أجل تسلسل التعليمات التالية (j, sw, lw, or, add).

الحل: لنحسب CC:

- add : 4 أدوار
- or : 4 أدوار
- lw : 5 أدوار
- sw : 4 أدوار
- j : 3 أدوار

$$CC = 4 + 4 + 5 + 4 + 3 = 20$$

حساب CPI:

$$CPI = \frac{CC}{IC} = \frac{20}{5} = 4$$

2- احسب زمن ودور المعالج الأصغري بفرض أن أزمنة التأخير كالتالي:

$$\text{Memory access} = 2ns$$

$$\text{ALU} = 1.2ns$$

$$\text{Register file access} = 0.8ns$$

الحل:

- بما أن المعالج متعدد الأدوار فإن زمن الدور حسب أطول مرحلة يمر بها المعالج (أطول مرحلة وليس أطول تعليمة)، وفي حالتنا هي مرحلة الذاكرة:

$$\text{Memory access} = 2 \Rightarrow T = 2ns$$


التوارد Pipelining

تمرين: بفرض معالج متوارد PL مؤلف من 5 مراحل: F, D, E, M, W و بفرض أن أزمدة التأخير كالتالي:

$$Regs = 0.8ns, Mem = 2ns, ALU = 1.2ns$$

و باهمال باقي الأزمدة:

1- احسب زمن الدور الأصغري والتردد الأعظمي للمعالج.



الحل:

$$T = 2ns$$

(زمن أبطأ مرحلة في التعليم)

$$\Rightarrow f = \frac{1}{T} = \frac{1}{2} = 500MHz$$

2- عند تنفيذ برنامج مؤلف من 6 تعليمات، وبفرض عدم وجود أي نوع من الأعطال No Hazards، احسب CPUtime, CPI, CC.

الحل:

$$CC = PL\ depth + (IC - 1) + stalls$$

الضياع الزمني + (عدد التعليمات - 1) + عدد المراحل التي تمر بها التعليمة $CC =$ عدد الأدوار الكلية

$$CC = 5 + 5 = 10$$

$$CPI = \frac{CC}{IC} = \frac{10}{6} = 1.66$$

$$CPU_{time} = CC * T = 10 * 2 = 20ns$$

3- عند تنفيذ برنامج مؤلف من مليون تعليمة وبفرض عدم وجود أي نوع من الأعطال، احسب CPI.

$$CPI = \frac{\{5 + (IC - 1) + stalls\}}{IC} = \frac{1000004}{1000000} = 1.000004 \approx 1$$

تمرين: حدد القيم العددية الموزعة على ممر المعطيات أحادي الدور SC المرفق عند تنفيذ التعليمة التالية بفرض أن المحتوى الابتدائي للسجلات كما يلي: \$4 = 14 , \$5 = 15 , \$6 = 16 and \$4, \$5, \$6

الحل:


and rd, rs, rt #rd ← rs and rt

$$\$5 = 15 = 01111$$

$$\$6 = 16 = 10000$$

$$\$4 = 00000 = 0$$

Instruction



تمرين: بفرض تم تنفيذ 6 تعليمات هي:

add → sub → or → sw → lw → and


على المعالج المتوارد التالي، وبفرض عدم وجود أية أعطال:

حدد توزع التعليمات على المخطط المرفق في أول 5 أدوار من بدء التنفيذ، ثم حدد في أي دور ساعة يتم حفظ ناتج كل من التعليمتين add, or في ملف السجلات، ومتى يتم حساب عناوين الذاكرة والنفاز لذاكرة المعطيات في التعليمتين lw, sw، وبأي دور يتم إجراء عملية and المنطقية.

الحل:

في الدور الأول لدينا تعليمة add وهي بمرحلة Fetch ولا يتم تنفيذ أي تعليمة منها.


Pipelined MIPS Datapath (cycle 1)



■ ملاحظة: بما أن تنفيذ التعليمة يتم على عدة أدوار لذا يلزم سجلات بين المراحل لحفظ المعاملات والمعطيات وإشارات التحكم الخاصة بكل تعليمة مما تحتاجه المراحل التالية.


في الدور الثاني انتقلت التعليمة add إلى مرحلة Decode والتعليمة الثانية sub أصبحت في Fetch.

Pipelined MIPS Datapath (cycle 2)




في الدور الثالث انتقلت التعليمة add إلى مرحلة Execute، والتعليمة الثانية sub إلى Decode، ودخلت التعليمة or في مرحلة Fetch.

Pipelined MIPS Datapath (cycle 3)




في الدور الرابع انتقلت التعليمة add إلى مرحلة Memory، و sub إلى مرحلة Execute، و or إلى مرحلة Decode، ودخلت التعليمة sw بمرحلة Fetch.

Pipelined MIPS Datapath (cycle 4)



حدد في أي دور ساعة يتم حفظ كل من التعليمتين or, add في ملف السجلات ومتى يتم حساب عناوين الذاكرة والنفاذ لذاكرة المعطيات في التعليمتين lw, sw، وبأي دور يتم إجراء عملية and المنطقية.

Pipelined MIPS Datapath (cycle 5)



حدد في أي دور ساعة يتم ما يلي:

1. تحليل تعليمة lw؟ بالدور 6
2. تنفيذ تعليمة sub؟ بالدور 4
3. الكتابة على سجل الوجهة في تعليمة lw؟ بالدور 9
4. جلب تعليمة sw؟ بالدور 4




تمرین (المطالعة):

حدد عرض السجلات البينية:

IF/ID, ID/EX, EX/Mem, MEM/WB

في الشكل التالي:



وظيفة: بفرض تم تنفيذ 6 تعليمات هي:

add → sub → and → sw → addi → lw

على المعالج المتوارد التالي وبفرض عدم وجود أية أعطال، حدد توزع التعليمات على المخطط المرفق في الدور السادس من بدء التنفيذ، ثم حدد في أي دور ساعة يتم حفظ ناتج التعليمات lw, addi, sub في ملف السجلات؟

